MMU 设计思路

MMU 的相关整体设计如下：

• CPU Core 的取指、访存都经过 MMU，接收 stall 信号暂停整个流水线
• MMU 控制 AddressTranslator 的使能，处理输入输出，连接两个模块
• AddressTranslator 内部状态机控制地址转换流程，输出需要访存的物理地址
  • 接收访存结果并解析，判断是否完成，完成时的地址输出即为转换结果
• Memory 为双端口 RAM，但只有一个端会发生写入
  • width 为 load/store 指令的 funct（uhb 三位）

MMU 仿真结果

• 构造了一个三级页表单独针对 MMU 进行了仿真，波形如下左图
  • 可以清晰看到转换 / 读取流程，并且得到了目的地址中存储的期望值

• CPU 仿真时在 finish 上升沿增加调试输出
  • 一部分结果如右图
  • 可以看出指令和数据都被正确转换为了物理地址

内存初始值的处理

• 内存采用了冯诺依曼架构，小端序逐字节存储
• 因此内存的初始化值需要读取 text, rodata, data 段内容再输出到文件
  • bss 段需要保证初始化为 0
• Makefile 通过调用脚本更方便、清晰地生成内存初始化文件：

from pwn import *
elf = ELF("build/kernel.elf", checksec=False)

text = elf.get_section_by_name(".text").data()
text_size = elf.get_section_by_name(".text").data_size
assert(text_size == len(text))
text = text + b"\x00" * (align_to_page(text_size) - text_size)
# 同理 rodata、data
bss_size = elf.get_section_by_name(".bss").data_size
total_bytes = text + rodata + data + b"\x00" * bss_size
with open("memory.hex", "w") as f:
    for byte in total_bytes:
        f.write(hex(byte)[2:].zfill(2) + "\n")

• 针对 ip 核的 coe 文件直接添加开头、更改分隔符即可

串口输出

• 规定串口输出的 MMIO 地址为 0x10000000

  void putc(char c) {
      asm volatile("sb %0, 0(%1)" : : "r"(c), "r"(0x10000000));
  }

• MMU 中检测针对此地址的写入，并转化为串口输出
• 串口设备、驱动等直接采用 lab1/2 提供框架中的代码

用户模式支持

• 按照 lab4 实现用户态程序链接、用户态页表、用户栈内核栈切换、系统调用
• 用户态程序指令存储在 ELF 的 data 段中，为此改为了冯诺依曼架构
• 非抢占式调度：
  • lab4 中有时钟中断来抢占用户态程序，而自己的 CPU 中没有，无法抢占
  • 添加 sched_yield 系统调用，让用户态程序主动让出 CPU，强制调度

// arch/riscv/kernel/trap.c
... else if (regs->x[17] == SYS_yield) {
    current->counter = 0;
    schedule();
} ...

// user program
...
for (unsigned int i = 0; i < 100000000; i++);
yield();
...

• CPU 实现了根据 sstatus.SPP 和内部 priv 进行特权态切换及不同异常的抛出

简易 difftest

• 框架不易进行实时的 difftest，因此采取了方法手动获取寄存器变化再对比
• DUT（Design Under Test）：自己的 CPU
  • 仿真写入寄存器值和原值不一样时，将对应 pc 和寄存器变化写入文件

if (register[write_addr] != write_data) begin
    $fwrite(dump_fd, "[%h] x%d 0x%h\n", CoreSim.core.cpu.MEM_WB_pc, write_addr, write_data);
end

• REF（Reference）：qemu
  • 接入 gdb，通过 python 脚本操纵 gdb 输出寄存器变化到文件

    def invoke(self, arg, from_tty):
        while True:
            gdb.execute("si")
            regs = self.parse_registers(gdb.execute("info registers", to_string=True))
            for reg in self.register_names:
                if regs[reg] != self.regs[reg]:
                    ...
                    self.output.write(f"[{pc}] x{idx} 0x{new}\n")
            self.regs = regs